TEST - Catálogo BURRF		    

SystemVerilog for Design : (Registro nro. 277573)

Detalles MARC
000 -CABECERA
campo de control de longitud fija 04818nam a22003975i 4500
001 - NÚMERO DE CONTROL
campo de control 277573
003 - IDENTIFICADOR DEL NÚMERO DE CONTROL
campo de control MX-SnUAN
005 - FECHA Y HORA DE LA ÚLTIMA TRANSACCIÓN
campo de control 20160429153824.0
007 - CAMPO FIJO DE DESCRIPCIÓN FÍSICA--INFORMACIÓN GENERAL
campo de control de longitud fija cr nn 008mamaa
008 - DATOS DE LONGITUD FIJA--INFORMACIÓN GENERAL
campo de control de longitud fija 150903s2006 xxu| o |||| 0|eng d
020 ## - NÚMERO INTERNACIONAL ESTÁNDAR DEL LIBRO
Número Internacional Estándar del Libro 9780387364957
-- 9780387364957
024 7# - IDENTIFICADOR DE OTROS ESTÁNDARES
Número estándar o código 10.1007/0387364951
Fuente del número o código doi
035 ## - NÚMERO DE CONTROL DEL SISTEMA
Número de control de sistema vtls000331292
039 #9 - NIVEL DE CONTROL BIBLIOGRÁFICO Y DETALLES DE CODIFICACIÓN [OBSOLETO]
Nivel de reglas en descripción bibliográfica 201509030720
Nivel de esfuerzo utilizado para asignar no-encabezamientos de materia en puntos de acceso VLOAD
Nivel de esfuerzo utilizado en la asignación de encabezamientos de materia 201404120622
Nivel de esfuerzo utilizado para asignar clasificación VLOAD
Nivel de esfuerzo utilizado en la asignación de encabezamientos de materia 201404090402
Nivel de esfuerzo utilizado para asignar clasificación VLOAD
Nivel de esfuerzo utilizado en la asignación de encabezamientos de materia 201401311409
Nivel de esfuerzo utilizado para asignar clasificación staff
-- 201401301206
-- staff
040 ## - FUENTE DE LA CATALOGACIÓN
Centro catalogador/agencia de origen MX-SnUAN
Lengua de catalogación spa
Centro/agencia transcriptor MX-SnUAN
Normas de descripción rda
050 #4 - CLASIFICACIÓN DE LA BIBLIOTECA DEL CONGRESO
Número de clasificación TK7888.4
100 1# - ENTRADA PRINCIPAL--NOMBRE DE PERSONA
Nombre de persona Sutherland, Stuart.
Término indicativo de función/relación autor
9 (RLIN) 300457
245 10 - MENCIÓN DE TÍTULO
Título SystemVerilog for Design :
Resto del título A Guide to Using SystemVerilog for Hardware Design and Modeling /
Mención de responsabilidad, etc. by Stuart Sutherland, Simon Davidmann, Peter Flake.
250 ## - MENCIÓN DE EDICIÓN
Mención de edición Second Edition.
264 #1 - PRODUCCIÓN, PUBLICACIÓN, DISTRIBUCIÓN, FABRICACIÓN Y COPYRIGHT
Producción, publicación, distribución, fabricación y copyright Boston, MA :
Nombre del de productor, editor, distribuidor, fabricante Springer US,
Fecha de producción, publicación, distribución, fabricación o copyright 2006.
300 ## - DESCRIPCIÓN FÍSICA
Extensión xxx, 418 páginas,
Otras características físicas recurso en línea.
336 ## - TIPO DE CONTENIDO
Término de tipo de contenido texto
Código de tipo de contenido txt
Fuente rdacontent
337 ## - TIPO DE MEDIO
Nombre/término del tipo de medio computadora
Código del tipo de medio c
Fuente rdamedia
338 ## - TIPO DE SOPORTE
Nombre/término del tipo de soporte recurso en línea
Código del tipo de soporte cr
Fuente rdacarrier
347 ## - CARACTERÍSTICAS DEL ARCHIVO DIGITAL
Tipo de archivo archivo de texto
Formato de codificación PDF
Fuente rda
500 ## - NOTA GENERAL
Nota general Springer eBooks
505 0# - NOTA DE CONTENIDO CON FORMATO
Nota de contenido con formato to SystemVerilog -- SystemVerilog Declaration Spaces -- SystemVerilog Literal Values and Built-in Data Types -- SystemVerilog User-Defined and Enumerated Types -- SystemVerilog Arrays, Structures and Unions -- SystemVerilog Procedural Blocks, Tasks and Functions -- SystemVerilog Procedural Statements -- Modeling Finite State Machines with SystemVerilog -- SystemVerilog Design Hierarchy -- SystemVerilog Interfaces -- A Complete Design Modeled with SystemVerilog -- Behavioral and Transaction Level Modeling.
520 ## - SUMARIO, ETC.
Sumario, etc. SystemVerilog is a rich set of extensions to the Verilog Hardware Description Language (Verilog HDL). SystemVerilog for Design describes the correct usage of these extensions for modeling digital designs. These important extensions enable the representation of complex digital logic in concise, accurate, and reusable hardware models. All key SystemVerilog design features are presented, such as declaration spaces, two-state data types, enumerated types, user-defined types, structures, unions, interfaces, and RTL coding extensions. Emphasis is placed on the proper usage of these enhancements for simulation and synthesis. Design engineers, engineering managers and engineering students working with all sizes and types of digital designs, whether FPGA, ASIC or full custom, will find this book to be an invaluable learning tool and reference guide. The second edition of this book reflects the official IEEE 1800-2005 SystemVerilog standard. This IEEE SystemVerilog standard adds new capabilities, clarifications, and changes to the Accellera 3.1 SystemVerilog upon which the first edition of this book was based. Significant updates and revisions in the new edition include: A new chapter showing how to use SystemVerilog packages with single-file and multi-file compilers. - New code examples illustrating correct usage of the IEEE version of SystemVerilog. - Updated coding guidelines reflecting the capabilities of current simulator and synthesis Electronic Design Automation tools such as digital simulators and synthesis compilers. "SystemVerilog makes it easier to produce more efficient and concise descriptions of complex hardware designs. The authors of this book have been involved with the development of the language from the beginning, and who is better to learn from than those involved from day one?" — Greg Spirakis, Vice President of Design Technology Intel Corporation "Sun has been a driving force in SystemVerilog from its inception. SystemVerilog can significantly improve the productivity of designers in the coming years, and this book is a comprehensive reference text for engineers who want to learn about SystemVerilog for their next generation designs." — Sunil Joshi, Vice President of Software Technologies & Compute Resources Sun Microsystems, Inc. "SystemVerilog addresses the need for efficient and powerful modeling essential to support the complexity, size and scale of next generation hardware designs. This book explains how to use SystemVerilog effectively and provides numerous examples to illustrate how each of the language constructs can best be utilized." — Chris Malachowsky, Co-Founder and Vice President of Hardware NVIDIA Corp.
590 ## - NOTA LOCAL (RLIN)
Nota local Para consulta fuera de la UANL se requiere clave de acceso remoto.
700 1# - PUNTO DE ACCESO ADICIONAL--NOMBRE DE PERSONA
Nombre de persona Davidmann, Simon.
Término indicativo de función/relación autor
9 (RLIN) 300458
700 1# - PUNTO DE ACCESO ADICIONAL--NOMBRE DE PERSONA
Nombre de persona Flake, Peter.
Término indicativo de función/relación autor
9 (RLIN) 300459
710 2# - PUNTO DE ACCESO ADICIONAL--NOMBRE DE ENTIDAD CORPORATIVA
Nombre de entidad corporativa o nombre de jurisdicción como elemento de entrada SpringerLink (Servicio en línea)
9 (RLIN) 299170
776 08 - ENTRADA/ENLACE A UN FORMATO FÍSICO ADICIONAL
Información de relación/Frase instructiva de referencia Edición impresa:
Número Internacional Estándar del Libro 9780387333991
856 40 - LOCALIZACIÓN Y ACCESO ELECTRÓNICOS
Identificador Uniforme del Recurso <a href="http://remoto.dgb.uanl.mx/login?url=http://dx.doi.org/10.1007/0-387-36495-1">http://remoto.dgb.uanl.mx/login?url=http://dx.doi.org/10.1007/0-387-36495-1</a>
Nota pública Conectar a Springer E-Books (Para consulta externa se requiere previa autentificación en Biblioteca Digital UANL)
942 ## - ELEMENTOS DE PUNTO DE ACCESO ADICIONAL (KOHA)
Tipo de ítem Koha Recurso en línea

No hay ítems disponibles.

Universidad Autónoma de Nuevo León
Secretaría de Extensión y Cultura - Dirección de Bibliotecas @
Soportado en Koha