TEST - Catálogo BURRF
   

VLSI-SOC: From Systems to Chips : (Registro nro. 278183)

Detalles MARC
000 -CABECERA
campo de control de longitud fija 04394nam a22004215i 4500
001 - NÚMERO DE CONTROL
campo de control 278183
003 - IDENTIFICADOR DEL NÚMERO DE CONTROL
campo de control MX-SnUAN
005 - FECHA Y HORA DE LA ÚLTIMA TRANSACCIÓN
campo de control 20170705134200.0
007 - CAMPO FIJO DE DESCRIPCIÓN FÍSICA--INFORMACIÓN GENERAL
campo de control de longitud fija cr nn 008mamaa
008 - DATOS DE LONGITUD FIJA--INFORMACIÓN GENERAL
campo de control de longitud fija 150903s2006 xxu| o |||| 0|eng d
020 ## - NÚMERO INTERNACIONAL ESTÁNDAR DEL LIBRO
Número Internacional Estándar del Libro 9780387334035
-- 9780387334035
024 7# - IDENTIFICADOR DE OTROS ESTÁNDARES
Número estándar o código 10.1007/0387334033
Fuente del número o código doi
035 ## - NÚMERO DE CONTROL DEL SISTEMA
Número de control de sistema vtls000331058
039 #9 - NIVEL DE CONTROL BIBLIOGRÁFICO Y DETALLES DE CODIFICACIÓN [OBSOLETO]
Nivel de reglas en descripción bibliográfica 201509030727
Nivel de esfuerzo utilizado para asignar no-encabezamientos de materia en puntos de acceso VLOAD
Nivel de esfuerzo utilizado en la asignación de encabezamientos de materia 201404120603
Nivel de esfuerzo utilizado para asignar clasificación VLOAD
Nivel de esfuerzo utilizado en la asignación de encabezamientos de materia 201404090343
Nivel de esfuerzo utilizado para asignar clasificación VLOAD
Nivel de esfuerzo utilizado en la asignación de encabezamientos de materia 201401311401
Nivel de esfuerzo utilizado para asignar clasificación staff
-- 201401301200
-- staff
040 ## - FUENTE DE LA CATALOGACIÓN
Centro catalogador/agencia de origen MX-SnUAN
Lengua de catalogación spa
Centro/agencia transcriptor MX-SnUAN
Normas de descripción rda
050 #4 - CLASIFICACIÓN DE LA BIBLIOTECA DEL CONGRESO
Número de clasificación QA76.9.C643
100 1# - ENTRADA PRINCIPAL--NOMBRE DE PERSONA
Nombre de persona Glesner, Manfred.
Término indicativo de función/relación editor.
9 (RLIN) 301602
245 10 - MENCIÓN DE TÍTULO
Título VLSI-SOC: From Systems to Chips :
Resto del título IFIP TC 10/ WG 10.5 Twelfth International Conference on Very Large Scale Integration of System on Chip (VLSI-SoC 2003), December 1–3, 2003, Darmstadt, Germany /
Mención de responsabilidad, etc. edited by Manfred Glesner, Ricardo Reis, Leandro Indrusiak, Vincent Mooney, Hans Eveking.
264 #1 - PRODUCCIÓN, PUBLICACIÓN, DISTRIBUCIÓN, FABRICACIÓN Y COPYRIGHT
Producción, publicación, distribución, fabricación y copyright Boston, MA :
Nombre del de productor, editor, distribuidor, fabricante Springer US,
Fecha de producción, publicación, distribución, fabricación o copyright 2006.
300 ## - DESCRIPCIÓN FÍSICA
Extensión x, 315 páginas,
Otras características físicas recurso en línea.
336 ## - TIPO DE CONTENIDO
Término de tipo de contenido texto
Código de tipo de contenido txt
Fuente rdacontent
337 ## - TIPO DE MEDIO
Nombre/término del tipo de medio computadora
Código del tipo de medio c
Fuente rdamedia
338 ## - TIPO DE SOPORTE
Nombre/término del tipo de soporte recurso en línea
Código del tipo de soporte cr
Fuente rdacarrier
347 ## - CARACTERÍSTICAS DEL ARCHIVO DIGITAL
Tipo de archivo archivo de texto
Formato de codificación PDF
Fuente rda
490 0# - MENCIÓN DE SERIE
Mención de serie IFIP International Federation for Information Processing,
Número Internacional Normalizado para Publicaciones Seriadas 1571-5736 ;
Designación de volumen o secuencia 200
500 ## - NOTA GENERAL
Nota general Springer eBooks
505 0# - NOTA DE CONTENIDO CON FORMATO
Nota de contenido con formato Effect of Power Optimizations on Soft Error Rate -- Dynamic Models for Substrate Coupling in Mixed-Mode Systems -- Hinoc: A Hierarchical Generic Approach for on-Chip Communication, Testing and Debugging of SoCs -- Automated Conversion of SystemC Fixed-Point Data Types -- Exploration of Sequential Depth by Evolutionary Algorithms -- Validation of Asynchronous Circuit Specifications Using IF/CADP -- On-Chip Property Verification Using Assertion Processors -- Run-Time FPGA Reconfiguration for Power-/Cost-Optimized Real-time Systems -- A Switched Opamp Based 10 Bits Integrated ADC for Ultra Low Power Applications -- Exploring the Capabilities of Reconfigurable Hardware for OFDM-Based Wlans -- Software-Based Test for Nonprogrammable Cores in Bus-Based System-On-Chip Architectures -- Optimizing SOC Test Resources Using Dual Sequences -- A Novel full Automatic Layout Generation Strategy for Static CMOS Circuits -- Low Power Java Processor for Embedded Applications -- Impact of Gate Leakage on Efficiency of Circuit Block Switch-Off Schemes -- Evaluation Methodology for Single Electron Encoded Threshold Logic Gates -- Asynchronous Integration of Coarse-Grained Reconfigurable XPP-Arrays Into Pipelined Risc Processor Datapath -- Gray Encoded Arithmetic Operators Applied to FFT and FIR Dedicated Datapaths -- Stuck-At-Fault Testability of SPP Three-Level Logic Forms.
520 ## - SUMARIO, ETC.
Sumario, etc. International Federation for Information Processing The IFIP series publishes state-of-the-art results in the sciences and technologies of information and communication. The scope of the series includes: foundations of computer science; software theory and practice; education; computer applications in technology; communication systems; systems modeling and optimization; information systems; computers and society; computer systems technology; security and protection in information processing systems; artificial intelligence; and human-computer interaction. Proceedings and post-proceedings of referred international conferences in computer science and interdisciplinary fields are featured. These results often precede journal publication and represent the most current research. The principal aim of the IFIP series is to encourage education and the dissemination and exchange of information about all aspects of computing. For more information about the 300 other books in the IFIP series, please visit www.springeronline.com. For more information about IFIP, please visit www.ifip.org.
590 ## - NOTA LOCAL (RLIN)
Nota local Para consulta fuera de la UANL se requiere clave de acceso remoto.
700 1# - PUNTO DE ACCESO ADICIONAL--NOMBRE DE PERSONA
Nombre de persona Reis, Ricardo.
Término indicativo de función/relación editor.
9 (RLIN) 300500
700 1# - PUNTO DE ACCESO ADICIONAL--NOMBRE DE PERSONA
Nombre de persona Indrusiak, Leandro.
Término indicativo de función/relación editor.
9 (RLIN) 301603
700 1# - PUNTO DE ACCESO ADICIONAL--NOMBRE DE PERSONA
Nombre de persona Mooney, Vincent.
Término indicativo de función/relación editor.
9 (RLIN) 301604
700 1# - PUNTO DE ACCESO ADICIONAL--NOMBRE DE PERSONA
Nombre de persona Eveking, Hans.
Término indicativo de función/relación editor.
9 (RLIN) 301605
710 2# - PUNTO DE ACCESO ADICIONAL--NOMBRE DE ENTIDAD CORPORATIVA
Nombre de entidad corporativa o nombre de jurisdicción como elemento de entrada SpringerLink (Servicio en línea)
9 (RLIN) 299170
776 08 - ENTRADA/ENLACE A UN FORMATO FÍSICO ADICIONAL
Información de relación/Frase instructiva de referencia Edición impresa:
Número Internacional Estándar del Libro 9780387334028
856 40 - LOCALIZACIÓN Y ACCESO ELECTRÓNICOS
Identificador Uniforme del Recurso <a href="http://remoto.dgb.uanl.mx/login?url=http://dx.doi.org/10.1007/0-387-33403-3">http://remoto.dgb.uanl.mx/login?url=http://dx.doi.org/10.1007/0-387-33403-3</a>
Nota pública Conectar a Springer E-Books (Para consulta externa se requiere previa autentificación en Biblioteca Digital UANL)
942 ## - ELEMENTOS DE PUNTO DE ACCESO ADICIONAL (KOHA)
Tipo de ítem Koha Recurso en línea

No hay ítems disponibles.

Universidad Autónoma de Nuevo León
Secretaría de Extensión y Cultura - Dirección de Bibliotecas @
Soportado en Koha