Verification Methodology Manual for SystemVerilog / (Registro nro. 278844)
[ vista simple ]
| 000 -CABECERA | |
|---|---|
| campo de control de longitud fija | 03907nam a22003855i 4500 |
| 001 - NÚMERO DE CONTROL | |
| campo de control | 278844 |
| 003 - IDENTIFICADOR DEL NÚMERO DE CONTROL | |
| campo de control | MX-SnUAN |
| 005 - FECHA Y HORA DE LA ÚLTIMA TRANSACCIÓN | |
| campo de control | 20160429153921.0 |
| 007 - CAMPO FIJO DE DESCRIPCIÓN FÍSICA--INFORMACIÓN GENERAL | |
| campo de control de longitud fija | cr nn 008mamaa |
| 008 - DATOS DE LONGITUD FIJA--INFORMACIÓN GENERAL | |
| campo de control de longitud fija | 150903s2006 xxu| o |||| 0|eng d |
| 020 ## - NÚMERO INTERNACIONAL ESTÁNDAR DEL LIBRO | |
| Número Internacional Estándar del Libro | 9780387255569 |
| -- | 978-0-387-25556-9 |
| 024 7# - IDENTIFICADOR DE OTROS ESTÁNDARES | |
| Número estándar o código | 10.1007/b135575 |
| Fuente del número o código | doi |
| 035 ## - NÚMERO DE CONTROL DEL SISTEMA | |
| Número de control de sistema | vtls000330165 |
| 039 #9 - NIVEL DE CONTROL BIBLIOGRÁFICO Y DETALLES DE CODIFICACIÓN [OBSOLETO] | |
| Nivel de reglas en descripción bibliográfica | 201509030233 |
| Nivel de esfuerzo utilizado para asignar no-encabezamientos de materia en puntos de acceso | VLOAD |
| Nivel de esfuerzo utilizado en la asignación de encabezamientos de materia | 201405070502 |
| Nivel de esfuerzo utilizado para asignar clasificación | VLOAD |
| Nivel de esfuerzo utilizado en la asignación de encabezamientos de materia | 201401311331 |
| Nivel de esfuerzo utilizado para asignar clasificación | staff |
| Nivel de esfuerzo utilizado en la asignación de encabezamientos de materia | 201401311156 |
| Nivel de esfuerzo utilizado para asignar clasificación | staff |
| -- | 201401291449 |
| -- | staff |
| -- | msplit0.mrc |
| -- | 585 |
| 050 #4 - CLASIFICACIÓN DE LA BIBLIOTECA DEL CONGRESO | |
| Número de clasificación | TK7888.4 |
| 100 1# - ENTRADA PRINCIPAL--NOMBRE DE PERSONA | |
| Nombre de persona | Bergeron, Janick. |
| Término indicativo de función/relación | autor |
| 9 (RLIN) | 301502 |
| 245 10 - MENCIÓN DE TÍTULO | |
| Título | Verification Methodology Manual for SystemVerilog / |
| Mención de responsabilidad, etc. | by Janick Bergeron, Eduard Cerny, Alan Hunter, Andrew Nightingale. |
| 264 #1 - PRODUCCIÓN, PUBLICACIÓN, DISTRIBUCIÓN, FABRICACIÓN Y COPYRIGHT | |
| Producción, publicación, distribución, fabricación y copyright | Boston, MA : |
| Nombre del de productor, editor, distribuidor, fabricante | Springer US, |
| Fecha de producción, publicación, distribución, fabricación o copyright | 2006. |
| 300 ## - DESCRIPCIÓN FÍSICA | |
| Extensión | XVIII, 510 páginas, |
| Otras características físicas | recurso en línea. |
| 336 ## - TIPO DE CONTENIDO | |
| Término de tipo de contenido | texto |
| Código de tipo de contenido | txt |
| Fuente | rdacontent |
| 337 ## - TIPO DE MEDIO | |
| Nombre/término del tipo de medio | computadora |
| Código del tipo de medio | c |
| Fuente | rdamedia |
| 338 ## - TIPO DE SOPORTE | |
| Nombre/término del tipo de soporte | recurso en línea |
| Código del tipo de soporte | cr |
| Fuente | rdacarrier |
| 347 ## - CARACTERÍSTICAS DEL ARCHIVO DIGITAL | |
| Tipo de archivo | archivo de texto |
| Formato de codificación | |
| Fuente | rda |
| 500 ## - NOTA GENERAL | |
| Nota general | Springer eBooks |
| 505 0# - NOTA DE CONTENIDO CON FORMATO | |
| Nota de contenido con formato | Verification Planning -- Assertions -- Testbench Infrastructure -- Stimulus and Response -- Coverage-Driven Verification -- Assertions for Formal Tools -- System-Level Verification -- Processor Integration Verification. |
| 520 ## - SUMARIO, ETC. | |
| Sumario, etc. | Functional verification remains one of the single biggest challenges in the development of complex system-on-chip (SoC) devices. Despite the introduction of successive new technologies, the gap between design capability and verification confidence continues to widen. The biggest problem is that these diverse new technologies have led to a proliferation of verification point tools, most with their own languages and methodologies. Fortunately, a solution is at hand. SystemVerilog is a unified language that serves both design and verification engineers by including RTL design constructs, assertions and a rich set of verification constructs. SystemVerilog is an industry standard that is well supported by a wide range of verification tools and platforms. A single language fosters the development of a unified simulation-based verification tool or platform. Consolidation of point tools into a unified platform and convergence to a unified language enable the development of a unified verification methodology that can be used on a wide range of SoC projects. ARM and Synopsys have worked together to define just such a methodology in the Verification Methodology Manual for SystemVerilog. This book is based upon best verification practices by ARM, Synopsys and their customers. Verification Methodology Manual for SystemVerilog is a blueprint for verification success, guiding SoC teams in building a reusable verification environment taking full advantage of design-for-verification techniques, constrained-random stimulus generation, coverage-driven verification, formal verification and other advanced technologies to help solve their current and future verification problems. This book is appropriate for anyone involved in the design or verification of a complex chip or anyone who would like to know more about the capabilities of SystemVerilog. Following the Verification Methodology Manual for SystemVerilog will give SoC development teams and project managers the confidence needed to tape out a complex design, secure in the knowledge that the chip will function correctly in the real world. |
| 590 ## - NOTA LOCAL (RLIN) | |
| Nota local | Para consulta fuera de la UANL se requiere clave de acceso remoto. |
| 700 1# - PUNTO DE ACCESO ADICIONAL--NOMBRE DE PERSONA | |
| Nombre de persona | Cerny, Eduard. |
| Término indicativo de función/relación | autor |
| 9 (RLIN) | 302758 |
| 700 1# - PUNTO DE ACCESO ADICIONAL--NOMBRE DE PERSONA | |
| Nombre de persona | Hunter, Alan. |
| Término indicativo de función/relación | autor |
| 9 (RLIN) | 302759 |
| 700 1# - PUNTO DE ACCESO ADICIONAL--NOMBRE DE PERSONA | |
| Nombre de persona | Nightingale, Andrew. |
| Término indicativo de función/relación | autor |
| 9 (RLIN) | 302760 |
| 710 2# - PUNTO DE ACCESO ADICIONAL--NOMBRE DE ENTIDAD CORPORATIVA | |
| Nombre de entidad corporativa o nombre de jurisdicción como elemento de entrada | SpringerLink (Servicio en línea) |
| 9 (RLIN) | 299170 |
| 776 08 - ENTRADA/ENLACE A UN FORMATO FÍSICO ADICIONAL | |
| Información de relación/Frase instructiva de referencia | Edición impresa: |
| Número Internacional Estándar del Libro | 9780387255385 |
| 856 40 - LOCALIZACIÓN Y ACCESO ELECTRÓNICOS | |
| Identificador Uniforme del Recurso | <a href="http://remoto.dgb.uanl.mx/login?url=http://dx.doi.org/10.1007/b135575">http://remoto.dgb.uanl.mx/login?url=http://dx.doi.org/10.1007/b135575</a> |
| Nota pública | Conectar a Springer E-Books (Para consulta externa se requiere previa autentificación en Biblioteca Digital UANL) |
| 942 ## - ELEMENTOS DE PUNTO DE ACCESO ADICIONAL (KOHA) | |
| Tipo de ítem Koha | Recurso en línea |
No hay ítems disponibles.