FPGA Implementations of Neural Networks / (Registro nro. 278980)
[ vista simple ]
| 000 -CABECERA | |
|---|---|
| campo de control de longitud fija | 04532nam a22003615i 4500 |
| 001 - NÚMERO DE CONTROL | |
| campo de control | 278980 |
| 003 - IDENTIFICADOR DEL NÚMERO DE CONTROL | |
| campo de control | MX-SnUAN |
| 005 - FECHA Y HORA DE LA ÚLTIMA TRANSACCIÓN | |
| campo de control | 20160429153926.0 |
| 007 - CAMPO FIJO DE DESCRIPCIÓN FÍSICA--INFORMACIÓN GENERAL | |
| campo de control de longitud fija | cr nn 008mamaa |
| 008 - DATOS DE LONGITUD FIJA--INFORMACIÓN GENERAL | |
| campo de control de longitud fija | 150903s2006 xxu| o |||| 0|eng d |
| 020 ## - NÚMERO INTERNACIONAL ESTÁNDAR DEL LIBRO | |
| Número Internacional Estándar del Libro | 9780387284873 |
| -- | 978-0-387-28487-3 |
| 024 7# - IDENTIFICADOR DE OTROS ESTÁNDARES | |
| Número estándar o código | 10.1007/0387284877 |
| Fuente del número o código | doi |
| 035 ## - NÚMERO DE CONTROL DEL SISTEMA | |
| Número de control de sistema | vtls000330549 |
| 039 #9 - NIVEL DE CONTROL BIBLIOGRÁFICO Y DETALLES DE CODIFICACIÓN [OBSOLETO] | |
| Nivel de reglas en descripción bibliográfica | 201509030723 |
| Nivel de esfuerzo utilizado para asignar no-encabezamientos de materia en puntos de acceso | VLOAD |
| Nivel de esfuerzo utilizado en la asignación de encabezamientos de materia | 201404120503 |
| Nivel de esfuerzo utilizado para asignar clasificación | VLOAD |
| Nivel de esfuerzo utilizado en la asignación de encabezamientos de materia | 201404090244 |
| Nivel de esfuerzo utilizado para asignar clasificación | VLOAD |
| Nivel de esfuerzo utilizado en la asignación de encabezamientos de materia | 201401311345 |
| Nivel de esfuerzo utilizado para asignar clasificación | staff |
| -- | 201401291458 |
| -- | staff |
| -- | msplit0.mrc |
| -- | 969 |
| 050 #4 - CLASIFICACIÓN DE LA BIBLIOTECA DEL CONGRESO | |
| Número de clasificación | TK7888.4 |
| 100 1# - ENTRADA PRINCIPAL--NOMBRE DE PERSONA | |
| Nombre de persona | Omondi, Amos R. |
| Término indicativo de función/relación | editor. |
| 9 (RLIN) | 302997 |
| 245 10 - MENCIÓN DE TÍTULO | |
| Título | FPGA Implementations of Neural Networks / |
| Mención de responsabilidad, etc. | edited by Amos R. Omondi, Jagath C. Rajapakse. |
| 264 #1 - PRODUCCIÓN, PUBLICACIÓN, DISTRIBUCIÓN, FABRICACIÓN Y COPYRIGHT | |
| Producción, publicación, distribución, fabricación y copyright | Boston, MA : |
| Nombre del de productor, editor, distribuidor, fabricante | Springer US, |
| Fecha de producción, publicación, distribución, fabricación o copyright | 2006. |
| 300 ## - DESCRIPCIÓN FÍSICA | |
| Extensión | XII, 360 páginas, |
| Otras características físicas | recurso en línea. |
| 336 ## - TIPO DE CONTENIDO | |
| Término de tipo de contenido | texto |
| Código de tipo de contenido | txt |
| Fuente | rdacontent |
| 337 ## - TIPO DE MEDIO | |
| Nombre/término del tipo de medio | computadora |
| Código del tipo de medio | c |
| Fuente | rdamedia |
| 338 ## - TIPO DE SOPORTE | |
| Nombre/término del tipo de soporte | recurso en línea |
| Código del tipo de soporte | cr |
| Fuente | rdacarrier |
| 347 ## - CARACTERÍSTICAS DEL ARCHIVO DIGITAL | |
| Tipo de archivo | archivo de texto |
| Formato de codificación | |
| Fuente | rda |
| 500 ## - NOTA GENERAL | |
| Nota general | Springer eBooks |
| 505 0# - NOTA DE CONTENIDO CON FORMATO | |
| Nota de contenido con formato | FPGA Neurocomputers -- On the Arithmetic Precision for Implementing Back-Propagation Networks on FPGA: A Case Study -- FPNA: Concepts and Properties -- FPNA: Applications and Implementations -- Back-Propagation Algorithm Achieving 5 Gops on the Virtex-E -- FPGA Implementation of Very Large Associative Memories -- FPGA Implementations of Neocognitrons -- Self Organizing Feature Map for Color Quantization on FPGA -- Implementation of Self-Organizing Feature Maps in Reconfigurable Hardware -- FPGA Implementation of a Fully and Partially Connected MLP -- FPGA Implementation of Non-Linear Predictors -- The REMAP Reconfigurable Architecture: A Retrospective. |
| 520 ## - SUMARIO, ETC. | |
| Sumario, etc. | The development of neural networks has now reached the stage where they are employed in a large variety of practical contexts. However, to date the majority of such implementations have been in software. While it is generally recognised that hardware implementations could, through performance advantages, greatly increase the use of neural networks, to date the relatively high cost of developing Application-Specific Integrated Circuits (ASICs) has meant that only a small number of hardware neurocomputers has gone beyond the research-prototype stage. The situation has now changed dramatically: with the appearance of large, dense, highly parallel FPGA circuits it has now become possible to envisage putting large-scale neural networks in hardware, to get high performance at low costs. This in turn makes it practical to develop hardware neural-computing devices for a wide range of applications, ranging from embedded devices in high-volume/low-cost consumer electronics to large-scale stand-alone neurocomputers. Not surprisingly, therefore, research in the area has recently rapidly increased, and even sharper growth can be expected in the next decade or so. Nevertheless, the many opportunities offered by FPGAs also come with many challenges, since most of the existing body of knowledge is based on ASICs (which are not as constrained as FPGAs). These challenges range from the choice of data representation, to the implementation of specialized functions, through to the realization of massively parallel neural networks; and accompanying these are important secondary issues, such as development tools and technology transfer. All these issues are currently being investigated by a large number of researchers, who start from different bases and proceed by different methods, in such a way that there is no systematic core knowledge to start from, evaluate alternatives, validate claims, and so forth. FPGA Implementations of Neural Networks aims to be a timely one that fill this gap in three ways: First, it will contain appropriate foundational material and therefore be appropriate for advanced students or researchers new to the field. Second, it will capture the state of the art, in both depth and breadth and therefore be useful researchers currently active in the field. Third, it will cover directions for future research, i.e. embryonic areas as well as more speculative ones. |
| 590 ## - NOTA LOCAL (RLIN) | |
| Nota local | Para consulta fuera de la UANL se requiere clave de acceso remoto. |
| 700 1# - PUNTO DE ACCESO ADICIONAL--NOMBRE DE PERSONA | |
| Nombre de persona | Rajapakse, Jagath C. |
| Término indicativo de función/relación | editor. |
| 9 (RLIN) | 302998 |
| 710 2# - PUNTO DE ACCESO ADICIONAL--NOMBRE DE ENTIDAD CORPORATIVA | |
| Nombre de entidad corporativa o nombre de jurisdicción como elemento de entrada | SpringerLink (Servicio en línea) |
| 9 (RLIN) | 299170 |
| 776 08 - ENTRADA/ENLACE A UN FORMATO FÍSICO ADICIONAL | |
| Información de relación/Frase instructiva de referencia | Edición impresa: |
| Número Internacional Estándar del Libro | 9780387284859 |
| 856 40 - LOCALIZACIÓN Y ACCESO ELECTRÓNICOS | |
| Identificador Uniforme del Recurso | <a href="http://remoto.dgb.uanl.mx/login?url=http://dx.doi.org/10.1007/0-387-28487-7">http://remoto.dgb.uanl.mx/login?url=http://dx.doi.org/10.1007/0-387-28487-7</a> |
| Nota pública | Conectar a Springer E-Books (Para consulta externa se requiere previa autentificación en Biblioteca Digital UANL) |
| 942 ## - ELEMENTOS DE PUNTO DE ACCESO ADICIONAL (KOHA) | |
| Tipo de ítem Koha | Recurso en línea |
No hay ítems disponibles.