TEST - Catálogo BURRF
   

Power Management of Digital Circuits in Deep Sub-Micron CMOS Technologies / (Registro nro. 282005)

Detalles MARC
000 -CABECERA
campo de control de longitud fija 03092nam a22003735i 4500
001 - NÚMERO DE CONTROL
campo de control 282005
003 - IDENTIFICADOR DEL NÚMERO DE CONTROL
campo de control MX-SnUAN
005 - FECHA Y HORA DE LA ÚLTIMA TRANSACCIÓN
campo de control 20160429154129.0
007 - CAMPO FIJO DE DESCRIPCIÓN FÍSICA--INFORMACIÓN GENERAL
campo de control de longitud fija cr nn 008mamaa
008 - DATOS DE LONGITUD FIJA--INFORMACIÓN GENERAL
campo de control de longitud fija 150903s2007 ne | o |||| 0|eng d
020 ## - NÚMERO INTERNACIONAL ESTÁNDAR DEL LIBRO
Número Internacional Estándar del Libro 9781402050817
-- 9781402050817
024 7# - IDENTIFICADOR DE OTROS ESTÁNDARES
Número estándar o código 10.1007/140205081-X
Fuente del número o código doi
035 ## - NÚMERO DE CONTROL DEL SISTEMA
Número de control de sistema vtls000335033
039 #9 - NIVEL DE CONTROL BIBLIOGRÁFICO Y DETALLES DE CODIFICACIÓN [OBSOLETO]
Nivel de reglas en descripción bibliográfica 201509030250
Nivel de esfuerzo utilizado para asignar no-encabezamientos de materia en puntos de acceso VLOAD
Nivel de esfuerzo utilizado en la asignación de encabezamientos de materia 201404120915
Nivel de esfuerzo utilizado para asignar clasificación VLOAD
Nivel de esfuerzo utilizado en la asignación de encabezamientos de materia 201404090653
Nivel de esfuerzo utilizado para asignar clasificación VLOAD
-- 201402041249
-- staff
040 ## - FUENTE DE LA CATALOGACIÓN
Centro catalogador/agencia de origen MX-SnUAN
Lengua de catalogación spa
Centro/agencia transcriptor MX-SnUAN
Normas de descripción rda
050 #4 - CLASIFICACIÓN DE LA BIBLIOTECA DEL CONGRESO
Número de clasificación TK7888.4
100 1# - ENTRADA PRINCIPAL--NOMBRE DE PERSONA
Nombre de persona Henzler, Stephan.
Término indicativo de función/relación autor
9 (RLIN) 308256
245 10 - MENCIÓN DE TÍTULO
Título Power Management of Digital Circuits in Deep Sub-Micron CMOS Technologies /
Mención de responsabilidad, etc. by Stephan Henzler.
264 #1 - PRODUCCIÓN, PUBLICACIÓN, DISTRIBUCIÓN, FABRICACIÓN Y COPYRIGHT
Producción, publicación, distribución, fabricación y copyright Dordrecht :
Nombre del de productor, editor, distribuidor, fabricante Springer Netherlands,
Fecha de producción, publicación, distribución, fabricación o copyright 2007.
300 ## - DESCRIPCIÓN FÍSICA
Extensión xvI, 183 páginas 127 ilustraciones
Otras características físicas recurso en línea.
336 ## - TIPO DE CONTENIDO
Término de tipo de contenido texto
Código de tipo de contenido txt
Fuente rdacontent
337 ## - TIPO DE MEDIO
Nombre/término del tipo de medio computadora
Código del tipo de medio c
Fuente rdamedia
338 ## - TIPO DE SOPORTE
Nombre/término del tipo de soporte recurso en línea
Código del tipo de soporte cr
Fuente rdacarrier
347 ## - CARACTERÍSTICAS DEL ARCHIVO DIGITAL
Tipo de archivo archivo de texto
Formato de codificación PDF
Fuente rda
490 0# - MENCIÓN DE SERIE
Mención de serie Advanced Microelectronics,
Número Internacional Normalizado para Publicaciones Seriadas 1437-0387 ;
Designación de volumen o secuencia 25
500 ## - NOTA GENERAL
Nota general Springer eBooks
505 0# - NOTA DE CONTENIDO CON FORMATO
Nota de contenido con formato TO LOW-POWER DIGITAL INTEGRATED CIRCUIT DESIGN -- LOGIC WITH MULTIPLE SUPPLY VOLTAGES -- LOGIC WITH MULTIPLE THRESHOLD VOLTAGES -- FORCING OF TRANSISTOR STACKS -- POWER GATING -- CONCLUSION.
520 ## - SUMARIO, ETC.
Sumario, etc. In the deep sub-micron regime, the power consumption has become one of the most important issues for competitive design of digital circuits. Due to dramatically increasing leakage currents, the power consumption does not take advantage of technology scaling as before. State-of-art power reduction techniques like the use of multiple supply and threshold voltages, transistor stack forcing and power gating are discussed with respect to implementation and power saving capability. Focus is given especially on technology dependencies, process variations and technology scaling. Design and implementation issues are discussed with respect to the trade-off between power reduction, performance degradation, and system level constraints. A complete top-down design flow is demonstrated for power gating techniques introducing new design methodologies for the switch sizing task and circuit blocks for data-retention and block activation. The leakage reduction ratio and the minimum power-down time are introduced as figures of merit to describe the power gating technique on system level and give a relation to physical circuit parameters. Power Management of Digital Circuits in Deep Sub-Micron CMOS Technologies mainly deals with circuit design but also addresses the interface between circuit and system level design on the one side and between circuit and physical design on the other side.
590 ## - NOTA LOCAL (RLIN)
Nota local Para consulta fuera de la UANL se requiere clave de acceso remoto.
710 2# - PUNTO DE ACCESO ADICIONAL--NOMBRE DE ENTIDAD CORPORATIVA
Nombre de entidad corporativa o nombre de jurisdicción como elemento de entrada SpringerLink (Servicio en línea)
9 (RLIN) 299170
776 08 - ENTRADA/ENLACE A UN FORMATO FÍSICO ADICIONAL
Información de relación/Frase instructiva de referencia Edición impresa:
Número Internacional Estándar del Libro 9781402050800
856 40 - LOCALIZACIÓN Y ACCESO ELECTRÓNICOS
Identificador Uniforme del Recurso <a href="http://remoto.dgb.uanl.mx/login?url=http://dx.doi.org/10.1007/1-4020-5081-X">http://remoto.dgb.uanl.mx/login?url=http://dx.doi.org/10.1007/1-4020-5081-X</a>
Nota pública Conectar a Springer E-Books (Para consulta externa se requiere previa autentificación en Biblioteca Digital UANL)
942 ## - ELEMENTOS DE PUNTO DE ACCESO ADICIONAL (KOHA)
Tipo de ítem Koha Recurso en línea

No hay ítems disponibles.

Universidad Autónoma de Nuevo León
Secretaría de Extensión y Cultura - Dirección de Bibliotecas @
Soportado en Koha