CMOS Processors and Memories / (Registro nro. 312744)
[ vista simple ]
| 000 -CABECERA | |
|---|---|
| campo de control de longitud fija | 04368nam a22003735i 4500 |
| 001 - NÚMERO DE CONTROL | |
| campo de control | 312744 |
| 003 - IDENTIFICADOR DEL NÚMERO DE CONTROL | |
| campo de control | MX-SnUAN |
| 005 - FECHA Y HORA DE LA ÚLTIMA TRANSACCIÓN | |
| campo de control | 20160429160610.0 |
| 007 - CAMPO FIJO DE DESCRIPCIÓN FÍSICA--INFORMACIÓN GENERAL | |
| campo de control de longitud fija | cr nn 008mamaa |
| 008 - DATOS DE LONGITUD FIJA--INFORMACIÓN GENERAL | |
| campo de control de longitud fija | 150903s2010 ne | o |||| 0|eng d |
| 020 ## - NÚMERO INTERNACIONAL ESTÁNDAR DEL LIBRO | |
| Número Internacional Estándar del Libro | 9789048192168 |
| -- | 9789048192168 |
| 024 7# - IDENTIFICADOR DE OTROS ESTÁNDARES | |
| Número estándar o código | 10.1007/9789048192168 |
| Fuente del número o código | doi |
| 035 ## - NÚMERO DE CONTROL DEL SISTEMA | |
| Número de control de sistema | vtls000365720 |
| 039 #9 - NIVEL DE CONTROL BIBLIOGRÁFICO Y DETALLES DE CODIFICACIÓN [OBSOLETO] | |
| Nivel de reglas en descripción bibliográfica | 201509030657 |
| Nivel de esfuerzo utilizado para asignar no-encabezamientos de materia en puntos de acceso | VLOAD |
| Nivel de esfuerzo utilizado en la asignación de encabezamientos de materia | 201405070417 |
| Nivel de esfuerzo utilizado para asignar clasificación | VLOAD |
| -- | 201402211259 |
| -- | staff |
| 040 ## - FUENTE DE LA CATALOGACIÓN | |
| Centro catalogador/agencia de origen | MX-SnUAN |
| Lengua de catalogación | spa |
| Centro/agencia transcriptor | MX-SnUAN |
| Normas de descripción | rda |
| 050 #4 - CLASIFICACIÓN DE LA BIBLIOTECA DEL CONGRESO | |
| Número de clasificación | TK7888.4 |
| 100 1# - ENTRADA PRINCIPAL--NOMBRE DE PERSONA | |
| Nombre de persona | Iniewski, Krzysztof. |
| Término indicativo de función/relación | editor. |
| 9 (RLIN) | 216816 |
| 245 10 - MENCIÓN DE TÍTULO | |
| Título | CMOS Processors and Memories / |
| Mención de responsabilidad, etc. | edited by Krzysztof Iniewski. |
| 264 #1 - PRODUCCIÓN, PUBLICACIÓN, DISTRIBUCIÓN, FABRICACIÓN Y COPYRIGHT | |
| Producción, publicación, distribución, fabricación y copyright | Dordrecht : |
| Nombre del de productor, editor, distribuidor, fabricante | Springer Netherlands : |
| -- | Imprint: Springer, |
| Fecha de producción, publicación, distribución, fabricación o copyright | 2010. |
| 300 ## - DESCRIPCIÓN FÍSICA | |
| Extensión | vI, 382 páginas |
| Otras características físicas | recurso en línea. |
| 336 ## - TIPO DE CONTENIDO | |
| Término de tipo de contenido | texto |
| Código de tipo de contenido | txt |
| Fuente | rdacontent |
| 337 ## - TIPO DE MEDIO | |
| Nombre/término del tipo de medio | computadora |
| Código del tipo de medio | c |
| Fuente | rdamedia |
| 338 ## - TIPO DE SOPORTE | |
| Nombre/término del tipo de soporte | recurso en línea |
| Código del tipo de soporte | cr |
| Fuente | rdacarrier |
| 347 ## - CARACTERÍSTICAS DEL ARCHIVO DIGITAL | |
| Tipo de archivo | archivo de texto |
| Formato de codificación | |
| Fuente | rda |
| 490 0# - MENCIÓN DE SERIE | |
| Mención de serie | Analog Circuits and Signal Processing |
| 500 ## - NOTA GENERAL | |
| Nota general | Springer eBooks |
| 505 0# - NOTA DE CONTENIDO CON FORMATO | |
| Nota de contenido con formato | Processors -- Design of High Performance Low Power Microprocessors -- Towards High-Performance and Energy-Efficient Multi-core Processors -- Low Power Asynchronous Circuit Design: An FFT/IFFT Processor -- CMOL/CMOS Implementations of Bayesian Inference Engine: Digital and Mixed-Signal Architectures and Performance/Price – A Hardware Design Space Exploration -- A Hybrid CMOS-Nano FPGA Based on Majority Logic: From Devices to Architecture -- Memories -- Memory Systems for Nano-computer -- Flash Memory -- CMOS-based Spin-Transfer Torque Magnetic Random Access Memory (ST–MRAM) -- Magnetization Switching in Spin Torque Random Access Memory: Challenges and Opportunities -- High Performance Embedded Dynamic Random Access Memory in Nano-Scale Technologies -- Timing Circuit Design in High Performance DRAM -- Overview and Scaling Prospect of Ferroelectric Memories. |
| 520 ## - SUMARIO, ETC. | |
| Sumario, etc. | CMOS Processors and Memories addresses the-state-of-the-art in integrated circuit design in the context of emerging computing systems. New design opportunities in memories and processor are discussed. Emerging materials that can take system performance beyond standard CMOS, like carbon nanotubes, graphene, ferroelectrics and tunnel junctions are explored. CMOS Processors and Memories is divided into two parts: processors and memories. In the first part we start with high performance, low power processor design, followed by a chapter on multi-core processing. They both represent state-of-the-art concepts in current computing industry. The third chapter deals with asynchronous design that still carries lots of promise for future computing needs. At the end we present a “hardware design space exploration” methodology for implementing and analyzing the hardware for the Bayesian inference framework. This particular methodology involves: analyzing the computational cost and exploring candidate hardware components, proposing various custom architectures using both traditional CMOS and hybrid nanotechnology CMOL. The first part concludes with hybrid CMOS-Nano architectures. The second, memory part covers state-of-the-art SRAM, DRAM, and flash memories as well as emerging device concepts. Semiconductor memory is a good example of the full custom design that applies various analog and logic circuits to utilize the memory cell’s device physics. Critical physical effects that include tunneling, hot electron injection, charge trapping (Flash memory) are discussed in detail. Emerging memories like FRAM, PRAM and ReRAM that depend on magnetization, electron spin alignment, ferroelectric effect, built-in potential well, quantum effects, and thermal melting are also described. CMOS Processors and Memories is a must for anyone serious about circuit design for future computing technologies. The book is written by top notch international experts in industry and academia. It can be used in graduate course curriculum. |
| 590 ## - NOTA LOCAL (RLIN) | |
| Nota local | Para consulta fuera de la UANL se requiere clave de acceso remoto. |
| 710 2# - PUNTO DE ACCESO ADICIONAL--NOMBRE DE ENTIDAD CORPORATIVA | |
| Nombre de entidad corporativa o nombre de jurisdicción como elemento de entrada | SpringerLink (Servicio en línea) |
| 9 (RLIN) | 299170 |
| 776 08 - ENTRADA/ENLACE A UN FORMATO FÍSICO ADICIONAL | |
| Información de relación/Frase instructiva de referencia | Edición impresa: |
| Número Internacional Estándar del Libro | 9789048192151 |
| 856 40 - LOCALIZACIÓN Y ACCESO ELECTRÓNICOS | |
| Identificador Uniforme del Recurso | <a href="http://remoto.dgb.uanl.mx/login?url=http://dx.doi.org/10.1007/978-90-481-9216-8">http://remoto.dgb.uanl.mx/login?url=http://dx.doi.org/10.1007/978-90-481-9216-8</a> |
| Nota pública | Conectar a Springer E-Books (Para consulta externa se requiere previa autentificación en Biblioteca Digital UANL) |
| 942 ## - ELEMENTOS DE PUNTO DE ACCESO ADICIONAL (KOHA) | |
| Tipo de ítem Koha | Recurso en línea |
No hay ítems disponibles.