TEST - Catálogo BURRF
   
Vista normal Vista MARC
  • Ayala, José L.

Ayala, José L. (Nombre personal)

Forma preferida: Ayala, José L.

Machine generated authority record.

Work cat.: (MX-SnUAN)303738: Ayala, José L. editor., Integrated Circuit and System Design. Power and Timing Modeling, Optimization, and Simulation :

Universidad Autónoma de Nuevo León
Secretaría de Extensión y Cultura - Dirección de Bibliotecas @
Soportado en Koha